设为首页 加入收藏
 
 
   行业新闻
   培训信息
   政策法规
你现在的位置是:首页 >> 行业资讯 >> 培训信息
4月10日大规模集成电路测试与验证(DFT)技术研讨会邀请函
  发布时间:2019-3-22

尊敬的女士/先生:

您好!

我们诚挚邀请您参加将于20190410日(13:00-17:30珠海市唐家湾大学路101号珠海清华科技园AA1013Mentor、珠海ICC联合珠海清华科技园共同举办的大规模集成电路测试与验证(DFT)技术研讨会。

时间:2019410日下午13:00-17:30

地点:珠海市唐家湾大学路101号珠海清华科技园AA1013

联络人 : 李 毅(珠海ICC    TEL07563398132        E-mailliyi@zhsic.org

报名截止时间:201944

报名方式:将报名回执发送到liyi@zhsic.org

 

    讲:James Fu, Mentor Graphics

 

内容简介:

随着集成电路设计规模的增加和工艺水平的提高,Design-For-Test在设计流程中已成为不可缺少的一环,所占比例越来越大,直接影响到产品质量、生产成本和生命周期。DFT就是要确保以最少的投入,来取得高质量产品。Mentor Graphics公司做为DFT领域的技术领导者,为业界提供了最完美的DFT全套解决方案,内容包括测试综合,测试向量自动生成ATPG,测试向量压缩,嵌入式存储器测试MBIST, 边界扫描测试等。

本次培训将为您展示和讲解Mentor公司在DFT领域领先的技术和解决方案,其中重点介绍高效 Compressed ATPG—Tessent TestkompressMemory Test--Tessent Memory BIST,使您能够了解在DFT领域所备受关注的各种问题,了解整个DFT处理的流程,以及Mentor公司的DFT工具为您所带来的高品质、低成本的解决方案。

 

时间安排:

      13:30-14:30: Advanced DFT Technology Introduction

      14:40-15:20: Compressed ATPG –Tessent Testkompress

      15:30-16:50: Embedded Memory Test –Tessent Shell MBIST

      16:50-17:10: Question & Discussion

在本次研讨会中可以学到:

Ø   DFT Basic Concepts:

Ø   DFT Methodologies & Applications

Ø   How to improve Test Quality and save Test Time & Money

Ø   How to implement Low Power DFT design

Ø   Low Pin account Test

Ø   Insert Test Logic & Compressed ATPG creation

Ø   Silicon debug and diagnosis for Yield improvement

Ø   Embedded Memory Test strategy development

Ø   JTAG  technology

Ø   Recommended DFT Flow & Suggestions

适合的听众:

l   DFT设计工程师

l   数字集成电路设计工程师

l   测试工程师或CAD 工程师

l   其他希望掌握DFT设计技术的工程师

需要的知识:

l   数字集成电路设计的基本知识

l   熟悉UNIX LINUX

 

报名回执:

单位名称

 

联系地址

 

联系电话*

 

邮箱

 

还希望了解哪些工具内容

 

  *

部 门

职 务

E-mail*

联系电话或手机*

 

 

 

 

 

 


    共分: 1

上一篇   下一篇  【返回新闻列表
 
链接:
版权所有 珠海南方集成电路设计服务中心 邮箱:zhicc@zhsic.org 电话:0756-3398101 粤ICP备06023707 粤公网安备44049102496143号